SerDes PAM4编码

wen IT资讯 27

本文目录导读:

SerDes PAM4编码

  1. 核心原理
  2. 编码映射与格雷码
  3. 深入:PAM4 与 SerDes 系统的结合
  4. PAM4 的三大挑战与解决方案
  5. 实际应用中的编码方案

SerDes PAM4 编码是现代高速串行通信(如 400G/800G 以太网、PCIe 6.0、GDDR7)中的关键技术。

PAM4(4级脉冲幅度调制)是一种信令编码,它允许 SerDes 在每个单位间隔内传输 2 个比特,从而在相同频率下将数据速率翻倍。

下面从核心原理、实现方式、编码映射以及优缺点四个维度为你深度解析。

核心原理

  • 传统 NRZ:使用 2 个电平(0 和 1)表示 1 个比特,每 UI(单位间隔)传输 1 比特。
  • PAM4:使用 4 个电平(通常记为 -3, -1, +1, +3 或 00, 01, 11, 10)表示 2 个比特,每 UI 传输 2 比特。

公式: 数据速率 = 波特率 × log2(电平数)

  • NRZ:112 Gbps = 112 Gbaud
  • PAM4:112 Gbps = 56 Gbaud (因为 log2(4) = 2)

PAM4 可以降低电路对极高波特率的要求,从而突破传统 NRZ 在 56Gbps 以上的物理极限。

编码映射与格雷码

PAM4 不仅仅是简单地给 4 个电平分配 2 个比特,为了降低误码率,通常使用格雷码(Gray Coding)

为什么要用格雷码? 相邻电平之间只变化 1 个比特,例如误判了一个电平(比如将 +1 误判为 -1),那么只会产生 1 个比特错误,而不是 2 个。

常见 PAM4 格雷码映射表:

电平 格雷码(MSB/LSB) 含义解释
+3 11 高位=1, 低位=1
+1 10 高位=1, 低位=0
-1 00 高位=0, 低位=0
-3 01 高位=0, 低位=1

注意:你可能会看到不同的映射顺序(-3=00, -1=01, +1=11, +3=10),但核心原则是一致的:相邻电平只有一位不同

深入:PAM4 与 SerDes 系统的结合

PAM4 并不是孤立工作的,它需要配合 SerDes 中的其他模块。

A. 发送端(TX)

  1. 前向纠错 (FEC):由于 PAM4 信号信噪比本身比 NRZ 差(电平间距变小,通常比 NRZ 差约 9.5 dB),所以必须依赖强大的 FEC(如 RS-FEC)。PAM4 的灵魂是 FEC
  2. 预编码/加重:针对信道损耗(如 PCB 走线、连接器)进行预补偿。
  3. DAC(数模转换器):将数字 00,01,11,10 映射为对应的模拟电压电平。
  4. 输出驱动器:产生最终的 PAM4 波形。

B. 接收端(RX)

  1. 连续时间线性均衡器 (CTLE):补偿信道带来的高频衰减。
  2. 判决反馈均衡器 (DFE):消除码间串扰,PAM4 的 DFE 比 NRZ 复杂得多,因为需要追踪 3 个眼图。
  3. 时钟数据恢复 (CDR):从 PAM4 信号中提取时钟,PAM4 的 CDR 需要处理“无跳变”的情况(数据连续相同)。
  4. ADC(模数转换器)+ DSP:现代 112Gbps 以上 PAM4 SerDes 几乎都是 ADC-DSP 架构,ADC 将模拟信号数字化,DSP 负责复杂的均衡和时钟恢复算法。
  5. 解码与去映射:将接收到的电平还原为 2 个比特(格雷码转二进制)。

PAM4 的三大挑战与解决方案

PAM4 并非完美,它也引入了几个核心难点:

挑战 原因 解决方案
信噪比 (SNR) 差 PAM4 有 3 个眼图,每个眼的垂直张开度只有 NRZ 的 1/3,理论上信噪比比 NRZ 差约 9.5 dB。 强大的 FEC(前向纠错),2. 更好的通道设计,3. 先进的 DSP 均衡算法。
非线性 驱动器和信道对不同电平的响应可能不完全线性,导致眼图倾斜。 采用 TX 预失真RX 非线性均衡
时钟恢复困难 当数据连续跳变时,PAM4 的相位信息比 NRZ 少。 使用 相位检测器 和特殊的 CDR 环路 来处理电平跳变,数据编码时也要保证足够的跳变。

实际应用中的编码方案

在实际的芯片(如 400G/800G 以太网收发器)中,数据从 MAC 层到物理层会经过多层处理。

  • RS-FEC(Reed-Solomon 前向纠错):RS(544,514) 或 RS(560,514),为每个数据块添加 30-46 个纠错符号。
  • 数据加扰(Scrambling):为了防止长串的 0 或 1 导致时钟丢失和直流偏移,输入数据会先经过线性反馈移位寄存器进行加扰。
  • 码流转换:有时会将 64B/66B 编码转换为 256B/257B 编码,再将比特流分配给多个 PAM4 通道。
  • PAM4 映射:将经过 FEC 和加扰的比特流,按照格雷码方式映射到电平上。

SerDes PAM4 编码 的本质是 “用电压分辨率换速度”

  • 核心公式:112Gbps PAM4 = 56Gbaud (而 NRZ 需要 112Gbaud)。
  • 核心代价:信噪比下降约 9.5 dB,需要更复杂的均衡和 FEC。
  • 未来趋势:下一代标准(如 1.6TbE)可能会转向 PAM6 或 PAM8 以进一步降低波特率。

对于你而言,理解 PAM4 的关键在于:它不是一个简单的 2-bit 映射,而是一个需要与 FEC、均衡、时钟恢复等技术深度耦合的系统工程。

抱歉,评论功能暂时关闭!