再分布层RDL

wen IT资讯 21

本文目录导读:

再分布层RDL

  1. 核心定义
  2. 为什么要用 RDL?—— 核心痛点
  3. RDL 的主要功能
  4. RDL 的典型结构
  5. 制作 RDL 的主要工艺(Photo + Electroplating)
  6. RDL 的应用:封装技术中的核心组件

再分布层(RDL,Redistribution Layer) 是半导体先进封装中的关键工艺层,它是一层用于重新布线的金属互连层。

下面为你详细解释它的定义、功能、工艺和应用:

核心定义

RDL 是在芯片表面或封装基板上,通过电镀或沉积技术形成的一层金属导线和绝缘介质层,它的主要作用是将芯片原本在边缘或局部集中的 I/O(输入/输出)焊盘(通常间距非常小,比如几十微米),重新分布到更大、更宽松的阵列区域,以便于后续的焊接、封装或与电路板连接。

可以把它理解为一个 “信号转接板” ,负责扩展和引导电路信号,同时还不妨碍芯片本身的性能。

为什么要用 RDL?—— 核心痛点

  • 芯片 I/O 越来越密:随着制程缩小,芯片上的晶体管和 I/O 端口数量爆炸式增长,但芯片本身的尺寸无法线性的按比例扩大。
  • 封装焊球间距无法匹配:传统的封装技术(如引线键合)或 PCB 板上的焊球间距(通常几百微米到毫米级)比芯片上的 I/O 间距大得多。
  • 直接连接不可行:除非芯片和基板的设计能完美匹配(几乎不可能),否则信号无法在如此密集和稀疏的接口之间直接传输。

RDL 解决了这个矛盾:它把芯片上密集的信号“拉伸”开,变成稀疏、标准化的焊盘阵列(如 BGA 球栅阵列)。

RDL 的主要功能

  1. 信号扇出(Fan-Out):最常见功能,将芯片边缘或面阵的 I/O 向外扩展成一个更大的阵列,这是 FOWLP(扇出型晶圆级封装) 技术的基础。
  2. 信号扇入(Fan-In):在部分设计中,将芯片界面上的信号引导到芯片正下方的区域,而不是向外扩散。
  3. 层间互连:在 5D/3D 封装(如 CoWoS、InFO)中,多个芯片堆叠或并排放置,RDL 在不同芯片之间、芯片与中介层之间,或者芯片与基板之间建立高速、低延迟的电气连接。
  4. 电源/接地分布:为芯片提供低阻抗、分布均衡的电源和地平面,减少电压降(IR Drop)和噪声。
  5. 信号重映射:将芯片的 I/O 顺序重新排列,以满足系统级(如多芯片系统)的互联需求,而无需修改芯片本身的物理设计。

RDL 的典型结构

RDL 通常由多层金属和介质(绝缘体)交替堆叠而成,其结构类似于一层微型的 PCB

  • 介质层(Dielectric,绝缘层)
    • 材料:常见的有 PI(聚酰亚胺)PBO(聚苯并噁唑)BCB(苯并环丁烯)、SiO₂或SiNx等。
    • 作用:提供电气绝缘,同时承受机械应力和热应力。
  • 金属布线层(Metal Redistribution Line)
    • 材料:几乎全部使用 铜(Cu),因为其导电性优异、电迁移抵抗力好。
    • 厚度:通常在 2-10 微米之间,线宽线距(L/S)从几微米(先进节点)到几十微米(传统节点)不等。
  • 金属层间通孔(Via):连接不同 RDL 金属层的微型铜柱或钨柱。

制作 RDL 的主要工艺(Photo + Electroplating)

类似于芯片制造中的光刻与电镀,但精度和规模不同:

  1. 介质涂布与固化:在芯片或基板表面涂一层光敏绝缘材料(如 PI 或 PBO),然后固化。
  2. 光刻(Photolithography):在绝缘层上通过掩膜版和光刻工艺,曝光并显影出用于 RDL 布线或通孔的图形。
  3. 种子层沉积:在介质层表面和通孔内溅射一层薄薄的钛/铜(Ti/Cu)种子层,用于后续电镀。
  4. 光刻胶涂布与曝光:在此之上涂布一层厚光刻胶,再通过另一套掩膜版定义出 RDL 金属线条的图形。
  5. 电镀(Electroplating):在光刻胶的开口处,将铜电镀到指定的厚度。
  6. 去胶与蚀刻:去除光刻胶和暴露的种子层,留下清晰的 RDL 铜线条。
  7. 重复上述步骤:根据需要制作 2-4 层甚至更多层的 RDL,形成多层互连结构。

RDL 的应用:封装技术中的核心组件

封装技术 RDL 的角色 关键特点
FOWLP(扇出型晶圆级封装) 核心,将单颗或多颗芯片(内埋在模塑料中)的信号通过 RDL 扇出到封装体表面积更大的区域。 成本低于 Si 中介层,无 TSV 通孔。
InFO(集成扇出封装,台积电专利) 高性能版 RDL,在大面板上制作超细线宽(如 2μm/2μm)的多层铜 RDL,实现 HBM、CPU 等异构集成。 极高的集成密度,低损耗,适合移动设备和高性能计算。
CoWoS(基板上晶圆级芯片封装) Si 中介层上制作更精细(亚微米级)的 RDL 线,连接 HBM 和 GPU/CPU。 需要 TSV(硅通孔),成本高,但带宽和密度极高。
3D IC 封装 作为芯片堆叠间的垂直互连层或重分布层,与 TSV 结合使用。 实现芯片间的短距离、高速通信。
SiP(系统级封装) 简单 RDL,用于将不同功能的芯片(如 RF、电源、MEMS)重新布局。 电气性能要求相对温和。

再分布层(RDL)是先进封装中“变魔术”的关键,它把芯片内部密密麻麻的、无法直接连接外部世界的超小 I/O 焊盘,通过一层精心设计的金属线路“翻译”成标准间距、大尺寸的焊盘阵列,从而使得芯片能够与 PCB 或更高层级的封装基板顺利对接。

  • 没有 RDL:扇出封装、InFO、CoWoS 绝大多数异构集成方案都将无法实现。
  • RDL 的演进方向:线宽线距(L/S)越来越细(从 10μm/10μm 到 2μm/2μm,甚至 1μm/1μm),材料从有机向无机(如 SiNx/SiO₂)演进,层数越来越多,以满足对更高带宽、更低延迟、更小尺寸的需求。

抱歉,评论功能暂时关闭!